《科技》台積電強攻3奈米 穩坐全球EUV龍頭

【時報-台北電】晶圓代工龍頭台積電及微影設備大廠艾司摩爾（ASML）於上周法人說明會透露更多3奈米細節。台積電3奈米採用鰭式場效電晶體（FinFET）架構及極紫外光（EUV）微影技術，邏輯密度與5奈米相較將大幅增加70％，且EUV光罩層數將倍增且超過20層。因此，台積電積極採購EUV曝光機設備，未來三～五年仍將是擁有全球最大EUV產能的半導體廠，包括家登及崇越等供應商可望受惠。 台積電EUV微影技術已進入量產且製程涵蓋7+奈米、6奈米、5奈米。據設備業者消息，台積電7+奈米採用EUV光罩層最多達四層，超微新一代Zen 3架構處理器預期是採用該製程量產。6奈米已在第四季進入量產，EUV光罩層數較7+奈米增加一層，包括聯發科、輝達、英特爾等大廠都將採用6奈米生產新一代產品。 台積電下半年開始量產5奈米製程，主要為蘋果量產A14及A14X處理器，包括超微、高通、輝達、英特爾、博通、邁威爾等都會在明年之後導入5奈米製程量產新一代產品。5奈米EUV光罩層數最多可達14層，所以Fab 18廠第一期至第三期已建置龐大EUV曝光機台設備因應強勁需求，台積電明年將推出5奈米加強版N5P製程並導入量產，後年將推出5奈米優化後的4奈米製程，設備業者預期N5P及4奈米的EUV光罩層數會較5奈米增加。 台積電在日前的法說會中宣布，3奈米研發進度符合預期且會是另一個重大製程節點，與5奈米製程相較，3奈米的邏輯密度可增加70％，在同一功耗下可提升15％的運算效能，在同一運算效能下可減少30％功耗。3奈米製程採用的EUV光罩層數首度突破20層，業界預估最多可達24層。 ASML執行長Peter Wennink在日前法說會中指出，5奈米邏輯製程採用的EUV光罩層數將超過10層，3奈米製程採用的EUV光罩層數會超過20層，隨著製程微縮EUV光罩層數會明顯增加，並取代深紫外光（DUV）多重曝光製程。 台積電5奈米及3奈米的EUV光罩層數倍數增加，提供EUV光罩盒（EUV Pod）的家登受惠最大，今、明兩年產能均已被大客戶預訂一空。至於EUV產能大幅提高，代理EUV光阻液的崇越接單暢旺，訂單同樣排到明年下半年。(新聞來源：工商時報─涂志豪／台北報導)